VGA ディジタル CMOS カメラ・ モジュールからの入力回路を作ろう

ディジタル (640×480) YUV 画像の取り込み

江崎雅康

個人でも入手できるCMOS カメラ・モジュールの出力は、ディジタルYUV やRGB であることが多い、ここでは、カメラ・モジュールから出力されたYUV4:2:2 信号を、FPGA にて RGB 信号に変換しつつ画素を間引いてモニタに出力した。(編集部)

1. 携帯機器の標準的な画像入力部品と なりつつあるディジタルCMOS カメラ・モジュール

デジタル・カメラや携帯電話など、小型携帯機器に使われているのは従来型のNTSCアナログ・ビデオ出力のカメラではありません。写真1に示すディジタルCMOSカメラ・モジュールが小型携帯機器の主役です。

このカメラ・モジュールは,カラーCMOSイメージ・セ



写真1 ディジタルCMOS カメラ・モジュールKBCR-M03VG(シキノハイテック)

VGA(640 x 480)サイズのCMOS センサおよびレンズ系(5枚)で構成される

ンサ「OV7640 (米国OmniVision Technologies社)にレンズ系を付け,カメラ・モジュールとして商品化したものです. 画素数は640 × 480 ピクセルです.

図1はOV7640の機能ブロック図です.図2に示す
11.43mm×11.43mmのパッケージにCMOSイメージ・センサと画像データ処理回路,ディジタル・インターフェース回路が集積されています.図3はOV7640のスペクトル感度特性です.赤外域や紫外域にも感度があることが分かります.

携帯機器分野の画像入力センサは,当初 CCD が先行しました.当時の技術では CMOS センサより画像の質が優れていたというのがその理由です.




図2 CMOS イメージ・センサOV7640 のピン配置図

クロック(CLK)を入力するとピクセル・クロック(PCLK)に同期して画像 データ(Y0 ~ Y7)と同期信号が出力される. SIO_D , SIO_C はカメラ・モジュールの設定用シリアル・インターフェース信号.

KeyWord

VGA, CMOS カメラ・モジュール, OV7640, KBCR-M03VG, YUV(4:2:2), YUV(4:4:4), YUV-RGB 変換

その後CMOSセンサも技術改良が進み,

- センサと画像データ処理部のワンチップ化が容易
- CMOS センサのほうがコストダウンが容易 などの理由により CMOS センサが優位に立っています.

2. 標準化が進むディジタル CMOS センサ

市販のディジタル CMOS カメラ・モジュールは,

ピクセル・クロック(PCLK)に同期したディジタル8ビット並列バスによる画像データ出力

シリアル2線もしくはシリアル3線バスによるカメラ・ モジュールの設定

を特徴としています.

メーカによって信号のタイミング規定,信号配列,モ ジュール初期化仕様など細かい点は異なりますが,上記の 特徴はほぼ共通しています.

初期設定により YUV(4:2:2), RGB(4:2:2)など のフォーマットが選択できるのも各メーカ共通です.

携帯電話やデジタル・カメラに代表される携帯機器分野は、機能、コスト、性能を競い合いながら猛烈な勢いで進化している世界です。先発メーカを追撃するメーカは当然、リプレースを狙っていきます、機能アップやコストダウンを行う際に、(容易にリプレースできるためには)基本仕様

は引き継がざるを得ないという事情があります.

3. VGA カメラ・モジュール KBCR-M03VG の仕様

···VGA 画像データをディジタル出力

表1は VGA カメラ・モジュール KBCR-M03 VG の仕様です. 画素総数は 640 × 480 ピクセルの VGA サイズです. ディジタル画像データの出力フォーマットは,




図3 0 7640 のスペクトル感度特性

850nm付近の近赤外領域にも感度がある.これはノイズとなるので通常はレンズ系に赤外カット・フィルタを挿入する.




図1 CMOS イメージ・センサ OV7640 の内部構成

VGA(640×480ピクセル)サイズのCMOSイメージ・センサと画像データ処理,タイミング回路が1チップに搭載される.



YUV(4:2:2)RGB(4:2:2)RGB(5:6:5)

などが選択できます.電源投入時のデフォルトのフォーマットは YUV(4:2:2)ですが,2線式インターフェース SCCB によりデータ形式を変更することができます.

画像フレーム・レートは VGA のとき 30 フレーム/s , QVGA(320×240 ピクセル)のとき 60 フレーム/s です . 60 フレーム/s の液晶や VGA ディスプレイにスルー表示させる ことができるのは QVGA カメラ画像入力データだけです .

図4はCMOSカメラ・モジュール「KBCR-M03VG」の基板外形図です . 18mm × 22mmの基板上にCMOSセンサOV7640とレンズ , カメラ・マウント , コンデンサなど周辺部品が実装されています .

基板の上面側にCMOSイメージ・センサ,基板の下面に

表1 CMOS カメラ・モジュール KBCR-M03VG の仕様

撮像素子	Omnivision Technologies 社製 OV7640
総画素数	640 × 480 ピクセル
出力最大画素数	640 × 480 ピクセル(VGA)
画素寸法	5.6 μm × 5.6 μm
イメージ・エリア	3.6mm × 2.7mm(1/4インチ)
電源電圧	DC2.5V
出力信号形式	YUV/YCbCr4:2:2(8ビット) ITU-656 RGB(G:R:B 4:2:2(8ビット) RGB Raw Data(8ビット)
フレーム・レート	30フレーム/s(VGA), 60フレーム/s(QVGA)
外部インター フェース形式	SCCB(Standard Serial Camera Control Bus)
外形寸法	18mm(H) x 22mm(W)
質量	約4g(レンズ含まず)
インターフェース	0.5mm ピッチ FPC20 芯ケーブル

FPC ケーブル接続用のコネクタが実装されています.

このコネクタに 0.5mm ピッチの FPC ケーブルを接続し 画像データを取り出します.**表**2 は CMOS カメラ・モ ジュール KBCR-M03VG のインターフェース信号配列です.


電源電圧は2.5Vですが, $\mathbf{表}3$ の電気特性に示すように入力信号は,


$$V_{DD-IO}$$
 + 1.0 V = 2.5 + 1.0 V = 3.5 V

まで許されます. 本誌7月号付属基板のXC3S250E は全I/O

表2 CMOS カメラ・モジュール KBCR-M03VG のコネクタ・ピン一覧 CMOS カメラ・モジュールの信号線 , 電源供給ラインはすべてこの20 芯 FPC ケーブルに集約されている .

ピン番号	ピン名	I/O	OV7640 ピン番号	内 容
1	AGND	-	1	アナログ・グラウンド
2	HREF	0	10	HREF出力
3	VSYNC	0	9	垂直同期信号出力
4	PWDN	I	5	スタンバイ・モード入力
5	PCLK	0	11	PCLK 出力
6	V_{DD_A}	-	2	アナログ電源(2.5V)
7	V_{DD_D}	-	8 , 12	ディジタル電源(2.5V)
8	SIO_D	1/0	27	SCCB シリアル・データ入出力
9	XCLK	I	13	クロック入力
10	SIO_C	- 1	26	SCCB シリアル・クロック入力
11	Y0	0	25	YUV データ出力(ビット0)
12	Y1	0	24	YUV データ出力(ビット1)
13	Y2	0	23	YUV データ出力(ビット2)
14	Y3	0	22	YUV データ出力(ビット3)
15	DGND	-	17	ディジタル・グラウンド
16	Y4	0	21	YUV データ出力(ビット4)
17	Y5	0	20	YUV データ出力(ビット5)
18	Y6	0	19	YUV データ出力(ビット6)
19	Y7	0	18	YUV データ出力(ビット7)
20	RESET	I	15	リセット入力(レジスタ・クリア)





(c)下面図

図4 CMOS カメラ・モジュール KBCR-M03VG の基板外形

16mm×24mmの基板上にディジタルCMOSカメラ機能が集積される.基板下面にFPCケーブル接続用のコネクタが実装されている.

バンクとも3.3V 電源ですが問題なく動作しています.

4. ディジタル画像入力フォーマットは 何種類もある

…YUV (4:2:2), RGB (4:2:2) など

パソコンのディスプレイ信号はR(赤)G(緑)B(青)の3原色データで表現されています.人間の目が色の変化よりも明るさの変化に敏感な性質を利用して,輝度情報により多くのデータ量を割り当てるのがYUVフォーマットです.

輝度信号(Y)と,輝度信号と青色成分の差(U),輝度信号と赤色成分の差(V)の三つの情報で色を表す形式です. 少ない画質の劣化で高いデータ圧縮率を得ることができるため,テレビやJPEG,MPEGなどの圧縮技術に用いられています.

図5はCMOSカメラ・モジュールに使われている各種画像フォーマットを図示したものです.縦方向に8ビットのデータ・ビット,横方向に時間をとって図示しています.

図5(a)はYUV(4:2:2)と呼ばれる画像データ・フォーマットです.4バイトで2ピクセル分のデータを表現しています.輝度信号(Y)はピクセルごとに1データ(1バイト),色信号(U,V)は2ピクセルに1データを使っています.

図5(b)はRGB(4:2:2)方式のフォーマットです.T0 ~ T2で1ピクセル,T2~T4で1ピクセルという具合に

表3 CMOS カメラ・モジュール KBCR-M03VG の電気特性

項目	最小	最大	単位
$V_{DD ext{-}A}$ 電源電圧		+ 3.0	V
V_{DD-C} 電源電圧		+ 3.0	V
V _{DD-IO} 電源電圧		+ 4.0	V
入力端子電圧	- 0.3	V_{DD-IO} + 1.0	V
動作温度(性能保証範囲)	0	45	
保存温度(レンズ未実装時)	0	85	

(a) 絶対最大定格

記号	項目	最小	標準	最大	単位
V_{DD-A}	$V_{DD ext{-}A}$ 電源電圧	2.4	2.5	2.6	V
V_{DD-C}	V_{DD-C} 電源電圧	2.25	2.5	2.75	V
$V_{DD\text{-}IO}$	$V_{DD ext{-}IO}$ 電源電圧	2.25	2.5	3.3	V
V_{IL}	入力" L "電圧			$0.3 \times V_{DD-IO}$	V
V_{IH}	入力" H "電圧	$0.7 \times V_{DD-IO}$			V
V_{OL}	出力" L "電圧			$0.1 \times V_{DD-IO}$	V
V_{OH}	出力" H "電圧	$0.9 \times V_{DD-IO}$			V
I_{CC1}	動作時電源電流		15		mA
I_{PWDN}	PWDN時電源電流		10		μΑ

(b) DC 特性

データが構成されています.このフォーマットも輝度信号は2バイトで1ピクセル,色信号は4バイトで1ピクセルという考え方です.

図5(c) はRGB(5:6:5)形式です.この方式は輝度信号も2バイトで1ピクセルを表現しています.輝度信号の分解能を6ビットと犠牲にして,色信号も2バイトで1ピクセルを表現しています.

YUV(4:2:2)にもYとU, Vの順序が違ういくつかのバリエーションがありますが, 各社ともシリアル・インターフェースによる初期化によって対応しています.

ピン	時間							
名	T0	T1	T2	Т3	T4	T5	T6	T7
D7	U7(0)	Y7(0)	V7(0)	Y7(1)	U7(2)	Y7(2)	V7(2)	Y7(3)
D6	U6(0)	Y6(0)	V6(0)	Y6(1)	U6(2)	Y6(2)	V6(2)	Y6(3)
D5	U5(0)	Y5(0)	V5(0)	Y5(1)	U5(2)	Y5(2)	V5(2)	Y5(3)
D4	U4(0)	Y4(0)	V4(0)	Y4(1)	U4(2)	Y4(2)	V4(2)	Y4(3)
D3	U3(0)	Y3(0)	V3(0)	Y3(1)	U3(2)	Y3(2)	V3(2)	Y3(3)
D2	U2(0)	Y2(0)	V2(0)	Y2(1)	U2(2)	Y2(2)	V2(2)	Y2(3)
D1	U1(0)	Y1(0)	V1(0)	Y1(1)	U1(2)	Y1(2)	V1(2)	Y1(3)
D0	U0(0)	Y0(0)	V0(0)	Y0(1)	U0(2)	Y0(2)	V0(2)	Y0(3)

(a) 8ビットYUV(4:2:2)出力

ピン				時	間			
名	T0	T1	T2	Т3	T4	T5	Т6	T7
D7	B7(0)	G7(0)	R7(0)	G7(1)	B7(2)	G7(2)	R7(2)	G7(3)
D6	B6(0)	G6(0)	R6(0)	G6(1)	B6(2)	G6(2)	R6(2)	G6(3)
D5	B5(0)	G5(0)	R5(0)	G5(1)	B5(2)	G5(2)	R5(2)	G5(3)
D4	B4(0)	G4(0)	R4(0)	G4(1)	B4(2)	G4(2)	R4(2)	G4(3)
D3	B3(0)	G3(0)	R3(0)	G3(1)	B3(2)	G3(2)	R3(2)	G3(3)
D2	B2(0)	G2(0)	R2(0)	G2(1)	B2(2)	G2(2)	R2(2)	G2(3)
D1	B1(0)	G1(0)	R1(0)	G1(1)	B1(2)	G1(2)	R1(2)	G1(3)
D0	B0(0)	G0(0)	R0(0)	G0(1)	B0(2)	G0(2)	R0(2)	G0(3)

(b) 8ビットGBR(4:2:2)出力

ピン	時間							
名	T0	T1	T2	Т3	T4	T5	Т6	T7
D7	G2(0)	R4(0)	G2(1)	R4(1)	G2(2)	R4(2)	G2(3)	R4(3)
D6	G1(0)	R3(0)	G1(1)	R3(1)	G1(2)	R3(2)	G1(3)	R3(3)
D5	G0(0)	R2(0)	G0(1)	R2(1)	G0(2)	R2(2)	G0(3)	R2(3)
D4	B4(0)	R1(0)	B4(1)	R1(1)	B4(2)	R1(2)	B4(3)	R1(3)
D3	B3(0)	R0(0)	B3(1)	R0(1)	B3(2)	R0(2)	B3(3)	R0(3)
D2	B2(0)	G5(0)	B2(1)	G5(1)	B2(2)	G5(2)	B2(3)	G5(3)
D1	B1(0)	G4(0)	B1(1)	G4(1)	B1(2)	G4(2)	B1(3)	G4(3)
D0	B0(0)	G3(0)	B0(1)	G3(1)	B0(2)	G3(2)	B0(3)	G3(3)

(c) 8ビットRGB(5:6:5)出力

図5 ディジタル画像入力のデータ・フォーマット

YUV(4:2:2)の場合は4バイトで2ピクセル分の輝度信号と色差を構成する.人間の目の輝度および色に対する感度を考慮して少ないビット・データできれいな画像を表現する工夫が凝らされている.

5. VGA サイズのディジタル画像を 毎秒30フレームで出力する

表2のクロック入力(XCLK)はカメラ・モジュールに外部から供給する基本クロックです.このクロックは画像データのピクセル・クロック(PCLK)のベースになる重要なクロックです.

表4 に示す KBCR-M03VG のタイミング特性では,10M~27MHz と規定されていますが,画像ベースボードの設計では基準値24MHzにしました.

このクロックに同期してカメラ・モジュールから、

- ピクセル・クロック出力(PCLK)
- ●水平表示出力(HREF)
- ●垂直同期信号出力(VSYNC)
- 画像データ線(Y0~Y7)

が出力されます.

図6 は水平出力タイミング図です.水平表示出力(HREF)が"H"(High)の期間に640バイトの画像データが出力されます.

画像データはPCLKのエッジに同期して出力されます. HREF = "L"(Low)の期間のデータは無効です. 水平同期信号は出力されませんが,必要であればHREF の立ち下がりエッジから適当なクロック遅延をおいて作り出すことができます.

図6の水平タイミング図は水平1ラインの表示データに相当します. VGA 出力の場合は図7のタイミング図に示すように,525ラインで1フレームが構成されます.垂直同期信号 VSYNC は正論理で出力されています.

図8は画像データがRGB(5:6:5)モードで出力される場合のタイミング図です.図5に示したように前後の2バイトで1ピクセル・データを構成します.画像データの取り込み回路を設計する場合は留意する必要があります.

6. SCCB シリアルでカメラ・モジュー ルを設定する

…デフォルトはYUV (4:2:2)

表2の信号配列のうち「SCCB(serial camera control bus)シリアル信号」

- SCCB シリアル・クロック入力(SIOC)
- SCCB シリアル・データ入出力(SIO_D)

はカメラ・モジュールの設定を行うためのシリアル通信信 号線です.**図**9はSCCBのタイミング図です.

表4 CMOS カメラ・モジュールKBCR-M03VG の AC およびタイミング特性

記号	項目	最小	標準	最大	単位					
クロック	クロック入力									
fosc	入力クロック周波数	10	24	27	MHz					
t_{DUT}	クロック入力デューティ・サイクル	45	50	55	%					
t _{s:RESET}	リセット(ソフト&ハード)後 , セッティング時間			1	ms					
SCCB タ	イミング(400kbps)									
fsio_c	SIO_C クロック入力周波数			400	kHz					
t_{LOW}	SIO_C クロック" L "期間	1.3			μs					
t _{HIGH}	SIO_C クロック" H "期間	0.6			μs					
t_{AA}	SIO_C " L "からデータ出力有効までの遅延時間	0.1		0.9	μs					
t_{BUF}	BUSフリー時間	1.3			μs					
t _{HD:SAT}	SIO_C START コンディション・ホールド・タイム	0.6			μs					
t _{SU:SAT}	SIO_C START コンディション・セットアップ・タイム	0.6			μs					
t _{HD:DAT}	SIO_C Data-in ホールド・タイム	0			μs					
$t_{SU:DAT}$	SIO_C Data-in セットアップ・タイム	0.1			μs					
t _{SU:STP}	STOP コンディション・セットアップ・タイム	0.6			μs					
t_r , t_f	Input Rise/Fall タイム			0.3	μs					
t_{DH}	Data-out ホールド・タイム	50			ns					
ディジタ	ル出力(VSYNC , HREF , PCLK , Y 7:0)									
t_{PVD}	PCLK to Data-out			5	ns					
t_{SU}	Y 7:0 セットアップ時間	15			ns					
t_{HD}	Y 7:0 ホールド時間	8			ns					
t_{PHH}	PCLK to HREF	0		5	ns					
t_{PHH}	PCLK to HREF	0		5	ns					

FPGA基板で始める

SCCBの詳細な通信仕様はOmniVision Technologies 社 のホームページ(http://www.ovt.com/)で入手できます. I²Cに似ている2線式シリアル・インターフェースですが ACK ビットの位置がドント・ケア・ビットとして定義さ れています.

表5はOV7640の内蔵レジスタ/マップです.CMOSセ ンサOV7640 は起動時にこれらのレジスタに必要な設定値 を書き込んで初期設定を行う必要があります. デフォルトの初期設定値は, つぎのとおりです.

- VGA , HREF = 正論理
- ●画像フォーマット YUV 4:2:2
- データ並び順 UYVY





図6

水平出力タイミング図

ピクセル・クロック PCLK に同期して画像データ(Y0~ Y7)が出力される.HREFは水平表示期間を示す. HREFが"L"の期間の画像データは無効.



Y[7:0] (無効データ)

図7 VGA フレーム・タイミング図

525本の水平同期信号により垂直1フレームが構成され る. そのうち表示されるのは480ラインのみ.




図8 CMOS カメラ・モジュール KBCR-M03VG の出力 タイミング図

CMOS カメラ・モジュールは画像データを8 ビット・バ スによりバイト単位で出力する.この図はRGB(5:6:5) 出力のときのデータの並び方をあらわす.




図9 SCCB **のタイミング図**

CMOS カメラ・モジュールへは 2 線式シリアル・インターフェース SCCB を介して初期設定する .

表5 OV7640 **の内蔵レジスタ/マップ**

アドレス (Hex)	レジスタ	デフォルト (Hex)	R/W	機能設定
00	GAIN	0	RW	AGC-ゲイン設定 Bit[7:6] リザーブ Bit[5:0] ゲイン設定 ・レンジ[00]~[3F]
01	BLUE	80	RW	AWB-青チャネル・ゲイン設定 ・レンジ[00]~[FF]
02	RED	80	RW	AWB-赤チャネル・ゲイン設定 ・レンジ[00]~[FF]
03	SAT	84	RW	イメージ・フォーマット Bit[7:4]: 飽和値 ・レンジ[0]~[F] Bit[3:0]: リザーブ
04	HUE	34	RW	イメージ・フォーマット-色彩コントロール Bit[7:6]: リザーブ Bit[5] : 色彩有効 Bit[4:0]: 色彩セッティング
05	CWF	3E	RW	AWB-赤/青ブリアンプ・ゲイン設定 Bit[7 : 4]: ・レンジ[0]~[F] Bit[3 : 0]: ・レンジ[0]~[F]
06	BRT	80	RW	ABC-輝度設定 ・レンジ[00]~[FF]
07-09	RSVD	XX	-	リザーブ
0A	PID	76	R	製品ID番号
0B	VER	48	R	製品バージョン番号
0C-0F	RSVD	XX	-	リザーブ
10	AECH	41	RW	露出值
11	CLKRC	0	RW	データ・フォーマットおよび内部クロック Bit[7:6]: データ・フォーマット - HSYNC/VSYNC極性 00: HSYNC=NEG VSYNC=POS 01: HSYNC=NEG VSYNC=NEG 10: HSYNC=POS VSYNC=POS 11: HSYNC=NEG VSYNC=POS
				Bit[5: 0]: 内部クロック・プリスケーラ ・レンジ[0]~[3F]

7. カメラ・インターフェース回路の全体構成を理解する …メモリブロックによる160×120×9フレーム・メモリ

7月号付属 FPGA 基板と画像ベースボードを使ってカメラ・モジュールから入力した画像をアナログ RGB 表示する 回路を設計しました.

回路全体のブロックを図10に示します.カメラ・モジュールOV7640の画像信号をXC3S250Eで加工し,ビデ

オ出力用 D-A コンバータ「ADV7125」へ出力します.

OV7640へは基準となるクロックを出力する必要があり, このクロックに同期してピクセル・クロックおよび画像 データが出力されます.

8. カメラ・インターフェース回路とフレーム・メモリ構成

XC3S250E 内部のカメラ・インターフェース回路は, OV7640 が出力した画像データをメモリ(VRAM)に書き込み, そのデータを読み出して ADV7125へ出力します, カメ

表5 OV7640 **の内蔵レジスタ/マップ**(つづき)

アドレス (Hex)	レジスタ	デフォルト (Hex)	R/W	機能設定
12	COMA	14	RW	コモン・コントロール A Bit[7]: SCCB-レジスタ・リセット
13	СОМВ	АЗ	RW	コモン・コントロールB Bit[7:5]: リザーブ Bit[4]: データ・フォーマット - ITU656 フォーマット許可 0: YUV/YCbCr 4:2:2 1: ITU-656 Bit[3]: リザーブ Bit[2]: SCCB-3 ステート許可-Y[7:0] Bit[1]: AGC-許可 Bit[0]: AEC-許可
14	сомс	4	RW	コモン・コントロールC Bit[7: 6]: リザープ Bit[5]: 出力フォーマット - 分解能 0: VGA(640 × 480) 1: QVGA(320 × 240) Bit[4]: リザープ Bit[3]: データ・フォーマット - HREF 極性 0: HREF POS 1: HREF NEG POS NEG Bit[2: 0]: リザープ




図10

回路全体のブロック図

CMOSカメラ・モジュールのデータを2007年7月号付属基板上の Spartan-3E 内蔵プロック RAM で構成するフレーム・メモリに記 憶.YUV RGB変換処理を経てビデオ出力する試作回路.

表5 OV7640 **の内蔵レジスタ/マップ**(つづき)

アドレス (Hex)	レジスタ	デフォルト (Hex)	R/W	機能設定
15	COMD	0	RW	コモン・コントロールD Bit[7]: 出力フラグ・ビット禁止 0: Frame=254 data bits(00/FF=リザーブ・フラグ・ビット) 1: Frame=256 data bits Bit[6]: データ・フォーマット - Y[7:0]-PCLK基準エッジ 0: Y[7:0]data out on PCLK 立ち下がリエッジ 1: Y[7:0]data out on PCLK 立ち上がリエッジ Bit[5:1]: リザーブ Bit[0]: データ・フォーマット - UV順序交換 (レジスタCOMA[4]=0のとき) 0: YUYVYUYV 1: YVYUYVYU (レジスタCOMA[4]=1のとき) 0: UYVY UYVY 1: VYUY VYUY
16	RSVD	XX	#VALUE!	リザーブ
17	HSTART	1A	RW	出力フォーマット - 水平フレーム(HREF 行)スタート
18	HSTOP	ВА	RW	出力フォーマット - 水平フレーム(HREF 行)停止
19	VSTRT	3	RW	出力フォーマット - 垂直フレーム(垂直列)スタート
1A	VSTOP	F3	RW	出力フォーマット - 垂直フレーム(垂直列)停止
1B	PSHFT	0	RW	データ・フォーマット - ピクセル遅延選択 (1ピクセル内の HREF に対する Y[7:0]の遅延タイミング) ・範囲:[00]遅延0)~[FF]256ピクセル遅延)
1C	HIDH	7F	R	製造業者 ID バイト(上位)7F
1D	MIDL	A2	R	製造業者 ID バイト(下位)A2
1E	RSVD	XX	-	リザーブ
1F	FACT	1	RW	出力フォーマット・フォーマット・コントロール Bit[7:5]: リザーブ Bit[4]: RGB:565/555 イネーブル・コントロール 0:禁止 1:許可 Bit[3]: リザーブ Bit[2]: RGB:565/555 モード選択 0:RGB:565 出力フォーマット 1:RGB:555 出力フォーマット Bit[1:0]: リザーブ
20	COME	CO	RW	コモン・コントロールE Bit[7]: リザーブ Bit[6]: AEC-デジタル平均許可 Bit[5]: リザーブ Bit[4]: 画像品質 - エッジ強調許可 Bit[3 : 1]: リザーブ Bit[0]: Y[7 : 0]2X IOL / IOH 許可

ラ・インターフェース回路のブロック図を図11に示します. OV7640からは640×480ピクセルの画像が30フレーム/sで出力されます.これをパソコン用のモニタで表示しようとする場合は,60フレーム/s(リフレッシュ・レート60Hz)でアナログRGBコネクタへ出力する必要があります.これは,フレーム・レートを合わせるために,同じ画像を2回出力しなければならないことを意味します.つまり,1フレームの画像すべてをフレーム・メモリ(VRAM)へ保存する必要があります.

今回の回路では使用できるメモリが FPGA 内部の RAM

しかありません . XC3S250E は18K ビットのメモリ・ブロックを12個内蔵しています . RAM として使用できるサイズは ,

18 × 1,024 × 12 ÷ 8 = 27,648 バイト となります.

 640×480 ピクセルの画像を RGB 各8 ビットで保存しようとした場合,必要なメモリ・サイズは,

 $640 \times 480 \times 3 = 921,600$ バイト となります. すべてのメモリ・ブロックを使用してもとて も収まりません.

表5 OV7640 **の内蔵レジスタ/マップ**(つづき)

アドレス (Hex)	レジスタ	デフォルト (Hex)	R/W	機能設定
21-23	RSVD	XX	-	リザーブ
24	AEW	10	RW	AGC/AEC - 安定動作領域 - 上限
25	AEB	8A	RW	AGC/AEC - 安定動作領域 - 下限
26	COMF	A2	RW	コモン・コントロールF Bit[7 : 3]: リザーブ Bit[2]: データ・フォーマット - 出力データ MSB/LSB スワップ許可 (LSB-> MSB(Y[7]), MSB->LSB(Y[0])) Bit[1 : 0]: リザーブ
27	COMG	E2	RW	コモン・コントロールG Bit[7:5]: リザーブ Bit[4]: カラー・マトリックス - RGB クロストーク補償禁止 Bit[3:2]: リザーブ Bit[1]: データ・フォーマット - 出力フルレンジ許可 0:出力レンジ = [10] ~ [F0] 1:出力レンジ = [01] ~ [FE] Bit[0]: リザーブ
28	СОМН	20	RW	コモン・コントロールH Bit[7]: 出力フォーマット - RGB 出力選択 0: RGB 1: Raw RGB Bit[6]: デバイス選択 0: OV7640 1: OV7141 Bit[5]: 出力フォーマット - スキャン選択 0: インターレース 1: プログレッシブ Bit[4:0]: リザーブ
29	СОМІ	0	R	コモン・コントロール Bit[7:2]: リザープ Bit[1:0]: デバイス・バージョン
2A	FRARH	0	RW	出力フォーマット - フレームレート調整 上位 Bit[7]: 出力フォーマット - フレームレート調整許可 Bit[6:5]: 出力フォーマット - フレームレート調整 MSB FRA[9:0]= MSB + LSB = FRARH[6:5]+ FRARL[7:0] Bit[4]: A/D-UV チャネル '2 ピクセル遅延 '許可 Bit[3:0]: リザーブ
2B	FRARL	0	RW	出力フォーマット - フレームレート調整 下位 FRA[9 : 0]= MSB + LSB = FRARH[6 : 5]+ FRARL[7 : 0]
2C	RSVD	XX	-	リザーブ
2D	COMJ	81	RW	コモン・コントロールJ Bit[7 : 3]: リザーブ Bit[2]: AEC-大域フィルタ許可 Bit[1 : 0]: リザーブ
2E-5F	RSVD	XX	-	リザーブ

図11 ライト・ 48MHz -カメラ・インター DCM → LCLK アドレス生成 MCLK -フェース回路のブ <u>6</u>>LR ロック図 2007年7月号付属 PCLK -カメラ・ データ・ >LG 160×120 ×9ビット YUV(4:2:2) -基板上の Spartan-CD 8 VGA出力 YUV(4:4:4) YUV-RGB変換 3Eに実装した回路. シンクロ CVSYNC 変換 VRAM フレーム・メモリ・ ナイザ サイズの制約により CHSYNC → Vsync 画像はいまいちであ

リード・

アドレス生成

→ Hsync

DCM : digital Clock Manager

表5 OV7640 **の内蔵レジスタ/マップ**(つづき)

るが基本的な回路は すべて体験できる.

アドレス (Hex)	レジスタ	デフォルト (Hex)	R/W	機能設定
60	SPCB	6	RW	信号プロセス・コントロールB Bit[7] : AGC-1.5X マルチプライヤ許可 Bit[6 : 0] : リザーブ
61-6B	RSVD	XX	-	リザーブ
6C	RMCO	11	RW	カラー・マトリックス - RGB クロストーク補償 - R チャネル
6D	GMCO	1	RW	カラー・マトリックス - RGB クロストーク補償 - G チャネル
6E	BMCO	6	RW	カラー・マトリックス - RGB クロストーク補償 - B チャネル
6F	RSVD	XX	-	リザープ
70	сомк	1	RW	コモン・モード・コントロールK Bit[7]: リザーブ Bit[6]: Y[7:0]2X IOL / IOH 許可 Bit[5:0]: リザーブ
71	COML	0	RW	コモン・モード・コントロールL Bit[7]: リザーブ Bit[6]: データ・フォーマット - PCLK 出力をHREFでゲート:許可 Bit[5]: データ・フォーマット - HREF ピンに HSYNC を出力:許可 Bit[4]: リザーブ Bit[3 : 2]: データ・フォーマット - HSYNC 立ち上がりエッジ遅延 MSB Bit [1 : 0] : データ・フォーマット - HSYNC 立ち下がりエッジ遅延 MSB
72	HSDYR	10	RW	データ・フォーマット - HSYNC 立ち上がりエッジ遅延 LSB HSYNCR[9: 0]= MSB + LSB = COML[3: 2]+ HSDYR[7: 0] ・000~762 ピクセル遅延
73	HSDYF	50	RW	データ・フォーマット - HSYNC立ち下がりエッジ遅延LSB HSYNCF[9: 0]= MSB + LSB = COML[1: 0]+ HSDYF[7: 0] ・000~762ピクセル遅延
74	СОММ	20	RW	コモン・モード・コントロール M Bit[7]: リザーブ Bit[6:5]: AGC-最大ゲイン選択 00: +6dB 01: +12dB 10: +6dB 11: +18dB Bit[4:0]: リザーブ
75	COMN	02	RW	コモン・モード・コントロールN Bit[7]: 出力フォーマット - 垂直フリップ許可 Bit[6:0]: リザーブ
76	СОМО	00	RW	コモン・モード・コントロールO Bit[7:6]: リザーブ Bit[5]: スタンパイ・モード許可 Bit[4:0]: リザーブ
77-7D	RSVD	XX	-	リザーブ
7E	AVGY	00	RW	AEC-ディジタル Y/G チャネル平均 (AGC/AECにより自動的にアップデートされる.ユーザは読み出しのみ)
7F	AVGR	00	RW	AEC-ディジタル R/V チャネル平均 (AGC/AECにより自動的にアップデートされる.ユーザは読み出しのみ)
80	AVGB	00	RW	AEC-ディジタル B/U チャネル平均 (AGC/AECにより自動的にアップデートされる.ユーザは読み出しのみ)

そこで画像の解像度を4分の1に落とし,160 x 120 ピクセル,RGB 各3 ビットにて保存することにしました.ブロック図の各回路について簡単に説明します.

ディジタル・クロック・マネージャ(DCM)

Xilinx 社の Spartan-3E ファミリには, DCM(Digital Clock Manager)が搭載されています. DCM は外部から入力されたクロック信号を逓倍および分周することができます. 逓倍または分周しない場合でも, スキューのないクロックを作り出すことが可能です.

図11では外部から入力された48MHzのクロックから, 基準となる24MHzのクロックを生成し,カメラ・モジュールのMCLKに出力しています.

カメラ・モジュールは, MCLKを基準としてPCLKを出力します. 画像データCD, 垂直同期信号CVSYNCおよび水平同期信号CHSYNCはPCLKに同期して出力されます.

DCM は出力したクロックをフィードバックし、外部から入力されたクロックと比較することにより、これらの時間的ずれ(スキュー)を補正します。クロックが安定して出力されるようになると、Lock信号をアサートします。今回設計した回路はLock信号の否定をリセット信号として使用しています。

カメラ・データ・シンクロナイザ

PCLK に同期して CD , CVSYNC および CHSYNC が出力されるため , PCLK の立ち上がりでこれらをレジスタに保存しています .

この回路は、回路の動作を安定させるために、PCLKの立ち上がりでデータをラッチしてから、次のPCLKの立ち上がりまで入力データが変化しないようにすることを目的としています。

YUV(4:2:2)-YUV(4:4:4)**変換**

今回使用したカメラ・モジュールは,電源投入後の初期 設定の状態では,画像データをITU-R BT.656形式で出力 します.これは,画像データを8ビットとし,Y(輝度信 号),U(青色色差信号),V(赤色色差信号)を時分割で送 信する方式です.

人間の目には,輝度の変化に対しては敏感ですが,色(彩度)の変化については鈍感であるという特性があります.この特性を利用して,Yに対してUおよびVを半分のデータ

量で送信し,全体のデータ量を減らしています.この方式 を4:2:2形式と呼んでいます.

4:2:2形式から画像データを復元する場合は,Yに対しUおよびVを同じデータ量に合わせると後段の回路の設計が簡単になります.Y,UおよびVが同じデータ量である方式を4:4:4形式と呼んでいます.

この回路は,4:2:2形式のデータを4:4:4形式に 変換して出力します.

RGB-YUV 変換

YUVのフォーマットでは,輝度と色のデータが分離されており,このままでは人間にとって正しい色彩で画像を表現することができません.したがって,輝度と色のデータを人間が知覚することのできる光の3原色(RGB)に変換する必要があります.

この回路は, YUV(4:4:4)形式のデータをRGBに変換して出力します.

ライト・アドレス生成

カメラ・モジュールが出力する CVSYNC および CHSYNC から,入力データの有効画像をカウントし VRAM へ書き込むアドレスを生成します.横方向,縦方向ともに3 ピクセル間引き(4 ピクセルのうち1 ピクセル使用)して VRAM へ書き込んでいます.

160 × 120 × 9 ビットVRAM

1フレームを格納するRAMです.RGB各3ビットをひとまとめにして書き込み,読み出しを行います.デュアルポートRAMになっているため,書き込みと読み出しにはそれぞれ別のクロックを使用することができます.

リード・アドレス生成

出力に使用するクロックをカウントし, VRAM から読み出すアドレスを生成します.書き込みとは逆に, VRAM から読み出された1ピクセルのデータを,横方向,縦方向ともに4ピクセルに拡大します.

VGA 出力

出力に使用するクロックをカウントした値から,アナログRGBのコネクタへ出力する Hsync および Vsync を生成します.この際,フロント・ポーチおよびバック・ポーチ

YUV YUV YUV YUV YUV YUV YUV YUV YUV YUV

を考慮する必要があります.

RGB は各5 ビットずつ設定する必要があるため, VRAM から読み出した RGB 各3 ビットと下位2 ビットに0 を設定したデータを出力しています.

9. カメラ・モジュールとタイミング・ チャートを調べる

今回使用したカメラ・モジュールには,OmniVision Technologies 社のOV7640 というCMOSイメージ・セン サが搭載されています.

OV7640 は,640 × 480 ピクセル(VGA)および320 × 240 ピクセル(QVGA)の解像度で画像を出力できます.画像データの出力形式は,YUVまたはRGBが選択できます. SCCBにより,内部の設定レジスタに対して読み書きできます.電源投入時の初期設定状態では,解像度はVGA,30フレーム/s,ITU-RBT.656形式で画像が出力されます.カメラの同期信号は初期設定では,

- 垂直同期信号 CVSYNC アクティブ H "
- ●水平同期信号 CHSYNC アクティブ" L"で出力されます。

有効な画像データは, CVSYNCの否定(s_cam_vs)と


CHSYNC(s_cam_hs)との論理積がHとなった期間に出力されるため、この期間のCDを有効な画像データとして使用しています。有効画像の出力期間を表したタイミング・チャートを図12に示します。

10. YUV (4:2:2) -YUV (4:4:4) 変換 のしかた

YUV(4:2:2)-YUV(4:4:4)変換のタイミング・ チャートを図13に示します.

ITU-R BT.656 形式では,8ビットの画像データが時分割にて出力されます.データの並びはU,Y,V,Y,U,Y,V,Y,…の順です.このままのデータ形式では後段の回路での取り扱いが複雑になるため,これを簡単にするために4:4:4形式に変換するのが一般的です.

VGAの解像度では1ラインが640ピクセルであるため, Yは640回, Uは320回, Vは320回出力されます. つまり,1ラインにつき画像データは1280クロック分出力されます. 図13ではYUVがひとまとめになった時点で valid_outがアサートされています. valid_outは1クロックおきに出力されているため,1ラインにつき640回出力されます.



11. YUV-RGB 変換

YUV から RGB への変換は,以下の式により表されます.

R = 1.164(Y - 16) + 1.596(V - 128)

G = 1.164(Y - 16) - 0.392(U - 128) - 0.813(V - 128)

B = 1.164(Y - 16) + 2.017(U - 128)

各項をまとめると、

R = 1.164Y + 1.596V - 222.912

G = 1.164Y - 0.392U - 0.813V + 135.616

B = 1.164Y + 2.017U - 276.8

固定小数点で計算するため, YUV の係数を 4096 倍(12 ビット左シフト), 定数項を16 倍(4 ビット左シフト)すると,

R = 4768Y + 6537V - 3567

G = 4768Y - 1606U - 3330V + 2170

B = 4768Y + 8262U - 4429

従って,各項の係数は16ビットの16進表示にて以下の 通りとなります。

 $R = 0x12A0 \times Y + 0x18d5 \times V + 0xf211$

 $G = 0x12A0 \times Y + 0xf9ba \times U + 0xf2fe \times V + 0x087a$

 $B = 0x12A0 \times Y + 0x2046 \times U + 0xeeb3$

符号なし8ビット×符号つき16ビットの演算を行う乗算器を9個用意し,YUVと各係数とを乗算します.これらの結果に,定数項を256倍(8ビット左シフト)した値を加算します.その結果を12ビット右シフトして8ビットのRGBを求めています.YUV-RGB変換のタイミング・チャートを図14に示します.パイプラインで処理しているため,計算結果はレイテンシ2で出力されています.

なお余談ですが、係数の設定値を変更するだけでこのロジックをRGB-YUV変換にも使用することができます。

12. CORE Generator を使って VRAM を作成する

1フレームの画像を保存するための VRAM を XC3S250E の内部に作成しました. VRAM の容量は 160 x 120 x 9 ビットです.この VRAM をほかのロジックから簡単に使用できるようにするため, Xilinx 社の FPGA 開発ツール ISE に用意されている CORE Generator を使用して作成しました. CORE Generator を使用した RAM 作成の手順を図 15(a)~(h)に示します.

CORE Generator を使用してこの VRAM を作成すると , カレント・ディレクトリに vram160x120x9.vho というファイルが作成されます . このファイルにはコンポーネント宣言およびコンポーネント・インスタンス文のテンプレートが含まれています . このファイルを参考にして , VRAM を使用するソース・ファイルに必要な部分をコピーすればよいので便利です .

このRAM はデュアルポートRAM とし,ポートBからは書き込みのみ,ポートAからは読み出しのみの設定としました.

書き込み,読み出しともにレイテンシ1です.読み出しの場合,アドレスを確定してから次のクロックでアドレスが取り込まれ,そのアドレスのデータはその次のクロックで出力されるため注意が必要です.

このRAMを確保するために,全部で12個用意されてい




図14


YUV-RGB 変換のタイミング・チャート

YUV(4:4:4)画像データをRGBデータに変換する.


Data_Out

図 15 CORE Generator を使用してFPGA 内部にメモリを作成

YUN



(a)New Source 右クリックし「New Source」を選択.




(c)Select IP

[「]Dual Port Block Memory v6.3」を選択.




写真2 今回の回路で表示した画面

 $160 \times 120 \times 9$ ビットの画像フレーム・メモリで精一杯がんばって作った画面 .



(b)Select Source Type

IPを選択し,ファイル名「vram160x120x9」を入力する.



(d)Summary

[Finish]をクリックする.


る XC3S250E 内部のメモリ・ブロックを 10 個消費しました.

13. 結果と今後の開発計画


はじめはカメラ・モジュールが出力する画像を YUV-RGB 変換し, そのままのフレーム・レートにて表示(スルー表示)する予定でした.

しかし電源投入後の初期設定ではフレーム・レートが30フレーム/sであることが分かりました.設定変更のSCCBインターフェース回路の製作も間に合わなかったので,今回はスルー表示を断念しました.


写真2は今回の回路でVGA表示した画面です.VGAの 解像度を4分の1に間引いて表示しているため,画像の粗



(e) Dual Port Block Memory ページ1 Dual Port Block Memory のページ1に設定項目を入力.



(f) Dual Port Block Memory ページ2 Dual Port Block Memory のページ2 に設定項目を入力.




(g) Dual Port Block Memory ページ3 Dual Port Block Memory のページ3 に設定項目を入力.

さが目立ちます.

また,メモリ容量の制約から ADV7125への出力もRGB 各3 ビットしか使用していないため,色の表現にも限界があります.

しかし FPGA 技術の進歩により, HDL を設計することで高速なビデオ信号を手軽に扱えるようになったことには驚きを隠せません.

今回はすべてFPGA ベンダが提供している無償の開発環境を使用しました。これもひと昔前では信じられないことでした。無償の開発環境のみを使用しても、かなりのことが実現できます。これを機に、ロジック設計の世界に足を



Dual Port Block Memory のページ4に設定項目を入力.

踏み入れてみてはいかがでしょうか.

今回は付属基板の100ピンFPGAを活用することを前提にしてきました.引き続き「208ピンXC3S250E-PQFP 208 + 512KSRAM フレーム・メモリ基板」を使った本格的な画像処理回路の開発を進めています.

SCCBインターフェース回路も実装していく予定です. 次の機会には読者のみなさんに目が覚めるような画像をお 見せできると思います.

えさき・まさやす (株)イーエスピー企画